Подробное описание документа
Статья
Федюнин Р. Н.
Конвейерно-модульные сумматоры с перестраиваемой логикой / Федюнин Р. Н. // Информационные технологии. - 2007. - № 6. -
004.272.42 Системы матричных процессоров