Подробное описание документа
Соловьев В. В.
Проектирование функциональных блоков встраиваемых систем на FPGA / Соловьев В. В. - М. : Горячая линия - Телеком, 2021. - 348 с. : рис., табл. - Библиогр.:
Рассмотрены основы проектирования функциональных блоков, которые наиболее часто встречаются во встраиваемых системах, на программируемых пользователем вентильных матрицах FPGA (field programmable gate array - FPGA). Рассмотрено проектирование на FPGA путем описания на языке Verilog и с помощью IP-ядер блоков памяти различного типа: одно-портовой, двух-портовой RAM, ROM, FIFO, LIFO, а также сдвиговых регистров в блоках встроенной памяти. Представлено несколько методик проектирования устройств управления: в виде микропрограммного автомата (МПА) по граф-схеме алгоритма (ГСА), на основе блок-схем автоматов (ASM), а также на основе блок-схем автоматов с трактом обработки данных (ASMD) и конечных автоматов с трактом обработки данных (ESMD). Приведена методика проектирования на FPGA одно-тактового процессора, а также три методики проектирования много-тактовых процессоров. Особое внимание уделено отладке процессора PIC и оценке его производительности, приводятся рекомендации по увеличению производительности процессоров. Представлена общая методология проектирования цифровых фильтров, рассмотрен пример разработки цифрового фильтра в системе MATLAB, моделирования фильтра в системе ModelSim и реализация фильтра на FPGA в системе Quartus. Рассмотрены вопросы проектирования подсистем синхронизации встраиваемых систем на FPGA. Описаны принципы функционирования блоков фазовой автоподстройки частоты PLL, особенности архитектуры и функционирования блоков PLL в FPGA, а также способы конфигурирования блоков PLL в проектах на FPGA.
Для специалистов в области разработки встраиваемых систем, научных работников, аспирантов, преподавателей, будет полезна студентам соответствующих специальностей.
004.312 Логические схемы, блоки1 экз.
- Преподавательский абонемент ауд.305л, УЛК, ауд. 305л
- Читальный зал ауд.305л, УЛК, ауд. 305л