Подробное описание документа

Бибило П. Н., Авдеев Н. А., Романов В. И.
   Функциональная верификация VHDL-описаний синхронных цифровых устройств / Бибило П. Н., Авдеев Н. А., Романов В. И. - Издание стереотипное. - М. : URSS : Ленанд, 2020. - 324 с. : рис., табл. - Библиогр.: с. 318-324. - ISBN 978-5-9710-7961-3.

Аннотация

Рассматриваются проблемы функциональной верификации проектов синхронных цифровых устройств, представленных па языке VHDL, который широко используется в качестве языка исходного описания проектов при создании электронной аппаратуры на современной элементной базе сверхбольших интегральных схем и систем-на-кристалле. Под функциональной верификацией понимается проверка соответствия VHDL-описаний проектов спецификациям на проектирование. Основное внимание уделяется верификации VHDL-описаний блоков управляющей логики и сложных функциональных блоков, а также подготовке компактных функциональных тестов.
Включено большое число примеров, которые могут быть использованы для совершенствования навыков написания VHDL-программ и навыков практической работы в системе Questa Sim при промышленном проектировании.
Для студентов, магистрантов и аспирантов, изучающих язык VHDL и его применение в системах автоматизированного проектирования, а также для специалистов, занимающихся проектированием цифровых устройств и систем.

УДК

004.3 Аппаратные средства. Техническое обеспечение

Предметные рубрики

• Дискретные автоматы - Проектирование
• Интегральные схемы большие - Проектирование

Общее кол-во в фондах

2 экз.

1. Преподавательский абонемент ауд.305л, УЛК, ауд. 305л
2. Преподавательский абонемент ауд.313, ГУК, ауд. 313
3. Читальный зал ауд.305л, УЛК, ауд. 305л
4. Читальный зал ауд.313, ГУК, ауд. 313