

На правах рукописи

РЫБИН Сергей Владимирович

**ПРОГРАММНО-АНАЛИТИЧЕСКИЙ МЕТОД АНАЛИЗА И
УПРАВЛЕНИЯ РАСПРЕДЕЛЕНИЕМ РЕСУРСОВ
ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ НА ОСНОВЕ КОМПОЗИТНЫХ
МОДЕЛЕЙ**

Специальность 05.13.11 – Математическое и программное обеспечение
вычислительных машин, комплексов, систем, сетей.

Автореферат
диссертации на соискание учёной степени
кандидата технических наук.

Москва 2000 год

Работа выполнена в Московском государственном техническом университете имени Н.Э. Баумана.

Научный руководитель:

д.т.н., профессор Марков А.А.

Официальные оппоненты:

д.т.н., профессор ПГУ Линьков В. М.;
к.т.н., зам. директора НИИ ИСУ
МГТУ им. Н.Э. Баумана Глишков А. С.

Ведущая организация:

ВЦ РАН (г. Москва)

Защита состоится «14» декабря 2000 г. на заседании диссертационного совета К 053.15.04 в Московском государственном техническом университете им. Н.Э. Баумана по адресу: 107005, Москва, 2-я Бауманская ул., д.5. Тел. 263-69-06.

С диссертацией можно ознакомиться в библиотеке МГТУ.

Просим принять участие в работе Совета или прислать отзыв в одном экземпляре, заверен-

Авторефг

Учёный

диссерт

к.т.н., д

Р. Иванов


Подписи

Заказ

107005, г. Мг

ия МГТУ,

1570686



Общая характеристика работы

Актуальность. Существуют классы задач, для решения которых требуются значительные вычислительные мощности и возможность работы с большими объемами данных, в том числе, и в режиме реального времени. Это задачи научной проблематики, промышленные задачи управления сложными робототехническими комплексами, задачи управления человеко-машинными системами в реальном времени и т.д.

Необходимость разработки вычислительных систем для обеспечения соответствующих вычислительных мощностей связана с отставанием отечественной промышленности в области высокопроизводительных вычислительных систем и суперкомпьютерных технологий, а также ограничением экспорта соответствующих технологий из других стран.

В настоящее время основными методами анализа вероятностных математических моделей вычислительных систем являются методы имитационного моделирования. Это вызвано сложностью или просто невозможностью аналитического решения этих моделей в настоящее время. Основным недостатком имитационного моделирования является отсутствие аналитического описания результатов решения модели, что приводит к сложности использования стандартного математического аппарата для анализа и оптимизации. Поэтому важной задачей является необходимость построения вероятностных аналитических моделей вычислительных систем и их фрагментов, а также разработка способов решения этих моделей.

Актуальной задачей в настоящее время является разработка высокопроизводительных вычислительных систем, в частности многопроцессорных систем, методов их описания и анализа.

Цель диссертационной работы. На основании анализа существующих архитектур многопроцессорных вычислительных систем необходимо разработать на основе композитных моделей программно-аналитический метод анализа и управления распределением ресурсов многопроцессорных вычислительных систем с распределённой общей памятью при решении класса задач управления.

Основные задачи исследования:


- разработка способа построения архитектуры многопроцессорной вычислительной системы (МПВС) с распределённой общей памятью для решения класса задач управления;
- построение математической модели МПВС;
- построение математической модели процессорного модуля;
- построение математической модели межпроцессорных коммуникаций;

НТБ МГТУ им. Н.Э.Баумана



1570686

Рыбин С.В. Программно-анал



- построение математической модели вычислительных задач;
- разработка обобщённого алгоритма функционирования многоуровневой распределённой памяти МПВС и его аналитическое описание;
- разработка метода численной оценки эффективности исполнения алгоритмов, содержащих вероятностные схемы с повторяющимися процессами;
- разработка и обоснование способа построения программно-аналитической модели МПВС (имитационной модели, содержащей аналитические фрагменты);

Методы исследования базируются на теории вероятностей, математической статистике, комбинаторном анализе, теории множеств, теории массового обслуживания, вероятностных методах анализа эффективности исполнения программ, общей теории алгоритмов, теории графов и методов линейной алгебры в части теории матриц.

Научная новизна. В диссертационной работе получены следующие результаты:

- способ формулирования вероятностной математической модели коммуникационного слоя, определения его для топологий типа «Кольцо», «d-мерный тор», «Звезда» и аналитического решения для случая экспоненциального распределения потока заявок;
- способ объединения процессорных модулей в МПВС с общей распределённой памятью на основе разработанной архитектуры памяти с использованием механизмов страничной и виртуальной памяти;
- способ аналитического описания работы иерархической памяти и сведения его к задаче оценки эффективности исполнения алгоритмов, содержащих вероятностные схемы с повторяющимися процессами;
- численный метод решения задачи оценки эффективности исполнения алгоритмов, содержащих вероятностные схемы с повторяющимися процессами;
- метод построения программно-аналитических моделей вычислительных систем, включающий аналитические фрагменты в имитационные модели;
- программно-аналитический метод анализа и управления распределением ресурсов в многопроцессорных вычислительных системах;

Практическая ценность. Разработанные методы, алгоритмы, модели, методики и программные средства реализованы в В/Ч 32103:

- При обосновании перспектив развития наземного автоматизированного комплекса управления (НАКУ) КА в условиях ресурсных ограничений;

- При разработке предложений по переоснащению НАКУ на перспективные средства управления КА;
- В НИР «Раунд-520», посвящённом исследованию научно-технических проблем создания и развития перспективных космических систем;

Полученные теоретические и практические результаты рекомендуются к внедрению в организациях, занимающихся проектированием и анализом вычислительных систем.

Апробация работы. Содержание отдельных разделов и диссертации в целом было доложено:

- на конференции «Международная конференция 275 лет Российской Академии Наук». М., 1999.
- на конференции «3-я Межведомственная научно-практическая конференция. Моделирование и сертификация вооружения и военной техники (ВВТ). Секция: Визуализация и технологии моделирования интеллектуальных систем». М., 2000.

Публикации. Основные результаты диссертационной работы изложены в 2 печатных работах, отчёте по НИР и 2 докладах на научных конференциях.

Объём и структура работы. Диссертационная работа состоит из введения, четырёх глав, выводов и четырёх приложений, списка литературы из 92 наименований, содержит 213 страниц машинописного текста, в том числе 26 таблиц и 27 рисунков.

Содержание работы.

Во введении обосновывается актуальность темы диссертации, формулируется цель и основные направления работы. Приводится краткая характеристика решаемых задач и структура изложения материала.

В первой главе рассмотрено текущее состояние исследуемой предметной области. Приведены классификации систем параллельной обработки данных. Дается обзор процессоров, используемых при построении МПВС. Рассматриваются способы взаимодействия процессорных элементов (ПЭ) в МПВС, производится обзор и классификация моделей связи и архитектур памяти в МПВС. Анализируются аппаратные средства взаимодействия ПЭ в МПВС и соответствующие им методы моделирования МПВС. Выполняется обзор литературных источников.

С помощью теоретико-множественного представления формально определяются объекты исследования и класс решаемых задач.

В конце главы сформулирована вербальная и формальная постановка задачи организации и анализа взаимодействия процессорных элементов в многопроцессорной вычислительной системе.

Во второй главе на основании иерархического подхода к проектированию, разработана математическая модель многопроцессорной вычислительной системы, как совокупности процессорных модулей и коммуникационного слоя, обеспечивающего их взаимодействие.

Вычислительная система представляет собой объединение группы процессорных модулей, посредством коммуникационного слоя.

Обобщённая структура процессорного модуля приведена на рис.1. Каждый процессорный модуль включает в себя в обязательном порядке процессор, память и коммуникационный адаптер. Память может быть многоуровневой и включать в себя кэш-память и устройство хранения страниц виртуальной памяти. Также в состав процессорного модуля могут быть включены устройства ввода-вывода. С помощью коммуникационного адаптера происходит взаимодействие процессорных модулей для совместного использования имеющихся в системе ресурсов. Это представление соответствует уровню абстракции 1. При этом представлении не рассматриваются состав элементов процессорного модуля, не рассматриваются способы их взаимного соединения и не учитываются конфликты при доступе к памяти.




Рис.1. Структура процессорного модуля.

Таблица 1 содержит расшифровку обозначений, приведённых на рис.1.

Коммуникационный слой объединяет процессорные модули (ПМ) или процессорные элементы (ПЭ) с локальной памятью в единую МПВС с общим адресным пространством памяти, состоящей из локальных модулей памяти, реализуя DSM архитектуру. Предполагается объединение ПМ на базе оптоволоконных каналов связи. Элементная база, состоящая из отдельных приёмника и передатчика, накладывает ограничения на топологию коммуникационного слоя.

Таблица 1.

Расшифровка обозначений на рис. 1.

Обозначение	Описание
CPU	Центральный процессор
EC	Внешняя кэш-память
LRAM	Локальное ОЗУ
LARAM	Локальное ОЗУ адаптера
COM	Коммуникационный адаптер
LVM	Локальная виртуальная память
PD	Пользовательский диск
RDR	Устройство ввода пользовательских программ
LP	Построчно печатающее устройство

Это представление также соответствует уровню абстракции 1. При этом представлении не рассматриваются функциональная реализация коммуникационного адаптера, физическая среда передачи и не учитываются конфликты при доступе к памяти.

Сформулирована вероятностная математическая модель коммуникационного слоя и определена для топологий типа «Кольцо» (рис. 2), «d-мерный тор» (рис. 3) и «Звезда» (рис. 4).



Рис. 2. Топология «Кольцо».




Рис. 3. Топология «d-мерный тор» для d=2




Рис. 4. Топология «Звезда».

Для каждой топологии описаны времена установления соединения, длины пути информационных пакетов и вероятности выбора различных маршрутов на основании комбинаторного анализа соответствующих топологий. Произведено аналитическое решение математических моделей, определённых для этих топологий.

Математическая модель основывается на математическом описании многопроцессорных систем с многошинной топологией, использующем марковскую (Марсан и Герла) и полумарковскую (Мудг и Ал-Садоун) модели с пуассоновским распределением потока заявок. На основании существующих построений математических моделей многопроцессорной вычислительной системы и анализа её производительности при использовании различных протоколов (Доуд, Богинени – объединение ПМ на основе оптической WDM сети), распределение времён обслуживания может быть хорошо аппроксимировано экспоненциальным распределением. На данном уровне абстракции детальность и точность этой математической модели считается достаточной.

Описан протокол канального уровня, рассмотрены режимы, в которых адаптер может взаимодействовать с коммуникационным слоем в процессе работы:

- Режим сквозного прохождения пакетов без приёма.
- Режим сквозного прохождения пакетов с приёмом (прослушивание линии).
- Режим приёма пакетов без дальнейшей передачи.
- Режим приёма при совпадении адреса без дальнейшей передачи.

- Режим приёма при широковещательном адресе с дальнейшей передачей.
- Режим приёма при широковещательном адресе без дальнейшей передачи (забрать свой широковещательный пакет).
- Передача пакета.
- Режим одновременного приёма и передачи.

Протокол реализует взаимодействие на основании маркерного доступа.

Взаимодействие адаптеров может происходить в двух режимах: синхронном и асинхронном. В асинхронном режиме коммуникационный слой представляет собой сеть с коммутацией пакетов. В синхронном режиме коммуникационный слой представляет собой сеть с коммутацией каналов.

Выполнен сравнительный анализ топологий «Кольцо», «d-мерный тор» и «Звезда».

Таблица 2 показывает взаимосвязь критериев оценки архитектуры МПВС от вариационных параметров коммуникационного слоя.

Таблица 2.

Зависимость критериев оценки архитектуры МПВС от вариационных параметров коммуникационного слоя.

Порядок зависимости от соответствующего критерия	Значение зависимости
Сложность аппаратной реализации увеличивается при увеличении ПЭ	1. Звезда 2. Кольцо 3. Тор
Времена реакции, установления соединения, передачи пакета возрастают при фиксированном числе ПЭ	1. Звезда 2. Тор 3. Кольцо
Время взаимодействия «точка-точка» уменьшается при большом количестве одновременно передаваемых данных	1. Асинхронное взаимодействие 2. Синхронное взаимодействие
Время взаимодействия «точка-точка» уменьшается при малом количестве одновременно передаваемых данных	1. Синхронное взаимодействие 2. Асинхронное взаимодействие

Следующий уровень детализации – уровень абстракции 2. В рамках этого уровня осуществляется разработка и исследование алгоритма работы иерархической памяти с автоматическим управлением для выбранного режима работы – общая память. В модели учитываются размеры и виды модулей памяти, количество свободных ячеек и способы выбора ячеек памяти для освождения. В модели не учитываются конфликты при доступе к памяти. Па-

параметры работы коммуникационного слоя получаются на основании решения соответствующей модели предыдущего уровня абстракции.

Работа памяти организована по принципу автоматически управляемой четырёхуровневой иерархии, в соответствии с рис. 5.




Рис. 5. Структура подсистемы памяти в МПВС.

Таблица 3 содержит описания обозначений на рис. 5.

Таблица 3.

Описания обозначений рис. 5.

Обозначение	Описание
CPU1, CPU2	Процессоры модулей 1 и 2.
EC1, EC2	Кэш-память модулей 1 и 2.
LRAM1, LRAM2	Локальное ОЗУ модулей 1 и 2.
LARAM1, LARAM2	Локальная память коммуникационных адаптеров 1 и 2, расположенных в соответствующих модулях.
LVRAM1, LVRAM2	Локальная виртуальная память на НЖМД для модулей 1 и 2.

Порядок работы памяти следующий: Информация передаётся по запросу между локальным ОЗУ и кэш-памятью блоками размера s_0 , которые в общем случае являются делителями размера блоков s_1 . Отношение размера блока s_1 (страницы) к размеру блока s_0 (подстраницы) обычно равно степени числа 2. Если от CPU поступает ссылка на слово, не находящееся в кэш-памяти, подстраница, содержащая это слово, передаётся из локального ОЗУ в кэш-память. Если страница, содержащая подстраницу, на которую была ссылка, не находится в основной памяти, она должна быть извлечена из локальной памяти коммуникационного адаптера и загружена в основную память до того, как желаемая подстраница будет передана в кэш-память. При отсутствии необходимого блока в локальной памяти коммуникационного адаптера, она загружается туда из локальной виртуальной памяти. Если необходимый для загрузки свободный блок памяти уровня i отсутствует, то он освобождается, путём выгрузки выбранной страницы в память уровня $i+1$. Выбор блока для освобождения по произвольному алгоритму, Наиболее оптимальным на данный момент считается алгоритм LRU.

Объединение адресных пространств происходит при работе третьего уровня иерархии памяти. При запросе блока памяти из уровня 3, коммуникационный адаптер может предоставить этот блок, посредством запроса его из памяти другого процессорного модуля.

Для оценки параметров работы служат индексы производительности вычислительной системы. Однако, они имеют смысл только при конкретной рабочей нагрузке. Поэтому, для определения индексов производительности модели МПВС производится формулирование математической модели рабочей нагрузки.

Рабочая нагрузка вычислительной системы определяется, как совокупность требований алгоритма к ресурсам процессора и памяти. Описание математической модели МПВС в значительной степени определяется построенной моделью рабочей нагрузкой. Каждая нагрузка будет представлять собой последовательность использования ресурсов процессоров и ресурсов оперативной памяти, т.е. будет являться ресурсоориентированной. Последовательность и длительность использования соответствующих ресурсов являются случайными величинами. Параметры и интенсивность поступления заданий, определяемые моделью нагрузки рассматриваются независимыми от текущей производительности МПВС.

Сформулирована математическая модель рабочей нагрузки для решения класса задач управления с использованием экспертной системы поддержки принятия решений и определена для случая построения этой экспертной системы на основе продукций.

Таким образом, во второй главе сформулирована полная аналитическая вероятностная модель вычислительной системы и её нагрузки, лежащая в основе метода построения и анализа архитектуры МПВС. Модель является основным теоретическим результатом, лежащим в основе задачи исследования. Показано определение модели для различных архитектур.

В третьей главе реализовано полное формальное описание программно-аналитической модели исследуемой МПВС.

Описана структура модели вычислительной системы.

В состав системы (рис.1) входит процессор CPU, оперативная память LRAM, кэш-память EC, коммуникационный адаптер COM с памятью LARAM, устройства дисковой памяти и устройства ввода и вывода. В системе используются диски:

- LVM – диск для хранения страниц программ и данных;
- PD – пользовательский диск.

Устройства ввода и вывода, условно названные LP и RDR:

- LP – устройство передачи результатов работы;
- RDR – устройство ввода запросов и информации в систему.

Конфликты при доступе процессора, коммуникационного адаптера и каналов к оперативной памяти не рассматриваются.

Подробно разобрана работа модели подсистемы памяти. В результате задача имитационного моделирования этого компонента системы сведена к рассмотрению задачи оценки эффективности исполнения алгоритмов, содержащих вероятностные схемы с повторяющимися процессами, имеющей численное решение.

Работа памяти организована по принципу автоматически управляемой четырёхуровневой иерархии. Управление осуществляется с помощью планировщика памяти.

При замещении страниц в памяти используется стратегия локального замещения. За один раз может быть замещена только одна страница в оперативной памяти. Могут быть использованы различные алгоритмы замещения страниц (Random, FIFO, LRU, LFU).

Затраты процессорного времени при страничном обмене не учитываются, как незначительные по сравнению со временем обмена.

Модель работы подсистемы памяти представлена в виде случайного процесса с конечным числом состояний – состояний памяти. Обозначим

N_{EC}	число страниц в EC
N_{LRAM}	число страниц в LRAM

N_{LRAM} число страниц в LRAM

N_{LVM} число страниц в LVM

Тогда число свободных страниц в уровне памяти (состояние уровня памяти)

$S_{xx} \in [0, N_{xx}]$, где xx – тип памяти.

Соответственно число состояний уровня памяти, без учёта перестановок, равно

$$S_{xx} = N_{xx} + 1 \quad (1)$$

Общее число состояний памяти, с учётом состояний всех уровней

$$S = \prod_{xx} S_{xx}, \text{ где } xx \in [\text{EC}, \text{LRAM}, \text{LARAM}, \text{LVM}] \quad (2)$$

или

$$S = \prod_{i=1}^4 S_i, \text{ где } i - \text{уровень памяти} \quad (3)$$

После каждого доступа к памяти, память переходит из состояния $S' \{S_1', S_2', S_3', S_4'\}$ в состояние $S'' \{S_1'', S_2'', S_3'', S_4''\}$, с соответствующим изменением состояний уровней памяти.

Согласно алгоритму работы памяти определяются все варианты его прохождения. Для каждого варианта определяется его вероятность и математическое ожидание длительности выполнения. На основании полученных величин формируются марковская матрица вероятностей переходов между состояниями памяти и матрица математических ожиданий длительностей переходов между состояниями памяти, которые используются для описания изменений состояний памяти.

Поскольку каждый блок в модели нагрузки характеризуется числом обращений к памяти, то длительность обращений к памяти в рамках каждого блока определяется в результате рассмотрению задачи оценки эффективности исполнения алгоритмов, содержащих вероятностные схемы с повторяющимися процессами. Для решения этой задачи используется метод численного расчёта для задач оценки эффективности программ, содержащих вероятностные схемы с повторяющимися процессами, приведённый в приложении.

Изложена модель подсистемы ввода-вывода.

Разработана модель задания, как неисполняемой искусственной нагрузки, включая схему работы и статистические классы заданий.

Полученная в главе три программно-аналитическая модель вычислительной системы и её нагрузки является теоретическим результатом, лежа-

щим в основе метода анализа архитектуры МПВС. Реализация программно-аналитической модели выполнена на основании изложенных во второй главе математических моделей.

В четвёртой главе приведён завершающий этап методики – постановка имитационного эксперимента на программно-аналитической модели. Имитационный эксперимент основывается на математической модели, сформулированной во второй главе и программно-аналитической модели, разработанной в третьей главе.

Рассмотрена оценка точности моделирования методом повторных прогонов.

Обосновано объединение аналитических фрагментов в рамках имитационной модели при построении программно-аналитической модели.

Поэтапно изложена методика организации и анализа взаимодействия процессорных элементов в МПВС.

Таким образом, в четвёртой главе показано решение задачи исследования, поставленной в первой главе, на основании сформулированной во второй главе полной аналитической вероятностной модели вычислительной системы и её нагрузки, и программно-аналитической модели, разработанной в третьей главе и имитационного эксперимента на программно-аналитической модели в четвёртой главе.

В приложениях содержится обзор современных микропроцессоров, используемых при построении МПВС. Рассматриваются возможности использования МПВС для удовлетворения потребностей в информационных и счётных ресурсах, возникающих при решении класса задач управления. Подробно изложен метод численного расчёта для задач оценки эффективности программ, содержащих вероятностные схемы с повторяющимися процессами. Приводится блок-схема обобщённого алгоритма работы подсистемы памяти.

Основные результаты

Цель, сформулированная в диссертационной работе по разработке на основе композитных моделей программно-аналитического метода анализа и управления распределением ресурсов многопроцессорных вычислительных систем с распределённой общей памятью, достигнута !

Теоретическая часть.

1. Выполнено концептуальное описание математической модели вычислительной системы в целом и её отдельных компонентов, таких как процессорный модуль и коммуникационный слой.

2. Сформулирована соответствующая математической модели МПВС математическая модель вычислительной задачи. Разработана модель задания, как исполняемой искусственной нагрузки, включая схему работы и статистические классы заданий.
3. Описаны принципы построения и работы автоматически управляемой четырёхуровневой иерархической распределённой памяти с использованием механизмов страничной организации и виртуальной памяти, выполненной в DSM архитектуре, и механизма её объединения с помощью коммуникационного слоя. Задача имитационного моделирования этого компонента системы сведена к рассмотрению задачи оценки эффективности исполнения алгоритмов, содержащих вероятностные схемы с повторяющимися процессами, имеющей численное решение.
4. Получен модифицированный метод численного расчёта для задач оценки эффективности программ, содержащих вероятностные схемы с повторяющимися процессами.
5. Введено понятие коммуникационного слоя, как интерфейса для взаимодействия процессорных модулей, сформулирована его вероятностная математическая модель и определена для топологий типа «Кольцо», «d-мерный тор» и «Звезда». Для каждой топологии описаны времена установления соединения, длины пути информационных пакетов и вероятности выбора различных маршрутов на основании комбинаторного анализа соответствующих топологий. Описаны протоколы взаимодействия и форматы кадров для соответствующих топологий, включая алгоритм маршрутизации для топологии «d-мерный тор».
6. Обосновано объединение аналитических фрагментов в рамках имитационной модели при построении программно-аналитической модели.

Практическая часть.

1. Разработаны основные теоретические положения по организации и анализу взаимодействия процессорных модулей в условиях распределённой общей памяти на основе высокоскоростной сети.
2. Предложена методика организации и анализа взаимодействия процессорных элементов в многопроцессорной вычислительной системе.
3. Разработан обобщённый алгоритм работы четырёхуровневой иерархической памяти, определена его вероятностная аналитическая модель, которая сведена к задаче оценки эффективности исполнения алгоритмов, содержащих вероятностные схемы с повторяющимися процессами.
4. Разработан и программно реализован численный метод решения задачи оценки эффективности исполнения алгоритмов, содержащих вероятностные схемы с повторяющимися процессами.
5. Разработана и реализована программно-аналитическая модель вычислительной системы, исследованной в диссертационной работе.

6. Разработана методика организации и анализа взаимодействия процессорных элементов в многопроцессорной вычислительной системе. Полученная методика может применяться, как на начальном этапе проектирования МПВС, так, в части анализа, и на более поздних этапах проектирования и эксплуатации.

Основное содержание работы отражено в следующих публикациях:

1. Рыбин С.В. Распределённая иерархическая память. Архитектура, алгоритм работы, метод анализа // Моделирование и сертификация вооружения и военной техники (ВВТ). 3-я Межведомственная научно-практическая конференция. Секция: Визуализация и технологии моделирования интеллектуальных систем. – М., 2000. – С. 78–87.
2. Рыбин С.В. Подход к анализу информационной безопасности // 275 лет Российской Академии Наук: Сб. докладов. Международная конференция. – М., 1999. – С. 66–68.
3. Исследование и создание специального комплекса тестирования общего и общесистемного программного обеспечения информационно-вычислительных сетей: Отчёт по теме ГРЛ 821 /МГТУ. НИИ РЛ; Руководитель Марков А.А. ГР № 01.99.000.6427, Инв. № 0199.0055116. – М., 1999. – 140 с.
4. Иванов И.П., Орлов А.П., Рыбин С.В. Информационно-вычислительная сеть МГТУ им. Н.Э. Баумана // Вестник МГТУ. Приборостроение. – 1998. – № 2. С. 61–70.
5. Рыбин С.В. Коммуникация интеллектуальных объектов в информационных системах с помощью ограниченного естественного языка // КомпьюЛог. – 1998. – № 2. – С. 47-55.